Vitis HLS 系列教程(1)-- 软件的安装和使用

作者:阿白叔 发布时间: 2025-09-01 阅读量:99 评论数:0

往期文章

Vitis HLS 系列教程(0)-- 前言

软件获取

本文仅推荐官方的下载地址,其他的下载链接均不推荐。

官方网址:下载

前提条件:你需要先注册好AMD平台的账号!

本系列使用的是“ Vivado2020.2 Full Product Installation”

该安装项中包含了Vitis等一系列开发文件,本博客后续用到Petalinx也会与该版本对齐!

由于我已经安装过了,我为了节约资源,将大部分参考赛灵思Vivado 2020.2安装教程超详细,同样适用vivado2018版本(注意本教程仅供学习使用)-CSDN博客中写的内容。大家也可以跳转到原文地址进行查看。

总大小40多个G,下载时长较长,请耐心等待!

软件安装

赛灵思Vivado 2020.2安装教程超详细,同样适用vivado2018版本(注意本教程仅供学习使用)-CSDN博客

点击跳转到该文章中查看详细步骤。(如果上述链接失效了,请及时告诉我!!!)

安装完成后则可以在开始菜单中找到

软件优劣势

优势

  1. 开发周期短,非常适合前期功能、性能的验证,可以极大的节省时间成本和人力成本;

  2. 新手入门门槛低,HLS代码由C++和pragma组成,相比Verilog和VHDL对软件工程师更友好(当然具有硬件思维的工程师设计的代码更有优势);

  3. 模块可复用性强;

  4. 平台可移植性强;

  5. 更便捷的代码迭代,用很小的改动就能生成不同的RTL代码,方便比较不同结构的功能、性能;

劣势

  1. 不适合高速接口开发;

  2. 会存在一定的冗余资源;

  3. HLS工具将HLS代码生成RTL过程中,会引入工具bug或者限制;

  4. 需要理解HLS工具,写出适合的代码,才能发挥FPGA的优势;

  5. 资源时序优化时,需要将HLS和Vivado联动起来;

  6. 对资源和时序的控制能力较低;

  7. 只支持一个时钟,不支持异步结构;(纯HLS开发)

新建工程

  1. 打开软件(这个步骤不用我说吧)

  1. 点击Creat Project,也可以在File- New Project 中创建。

image_49.png

  1. 选择英文路径 名称就输入个“Hello”吧

  1. 点两下NEXT ,这边的文件后续再添加

上图是设计文件的管理

上图是仿真文件的管理

  1. 就定Solution的名字为“Hello_HLS”,中间不能有空格!名称不对会有报错提示的。

Clock 的默认单位是ns(纳秒),这边就是10ns,你也可以指定频率,比如”10Mhz“,直接在后面输入单位就是指定频率了!

  1. 修改器件源,点击Part Selction 下右侧的三点

Search中可以输入”020“,具体的根据你的板子选择,比如很多会用zynq7010的,那你就搜”010“。

如果不清楚具体选什么,可以去你买的开发板的文档(任意教程都可以)里面会有写。

完成好后就可以点Finish了!

成功打开就长这样了。如果不喜欢黑色,可以改成白色主题!

下一篇将会讲一个例程,来学习如何具体使用。

评论